

(11)Publication number:

55-099762

(43)Date of publication of application: 30.07.1980

(51)Int.CI.

H01L 27/06 G11C 11/34 H01L 29/78

(21)Application number: 54-007126

(71)Applicant: HITACHI LTD

(22)Date of filing:


26.01.1979

(72)Inventor: KAWAMOTO HIROSHI

(54) SEMICONDUCTOR MEMORY DEVICE

(57) Abstract:

PURPOSE: To make it possible to get high speed operation without lowering reliability by forming the surface electrode of an information storage capacitor, the gate of an information transfer IGFET and a digit line by using the 1st, 2nd and the 3rd layers poly-silicon. CONSTITUTION: Field oxide film 12 consisting of SiO2 is formed on P-type Si semiconductor substrate 10 by selective diffusion, and outline 12X for forming an active region is provided here. Inside this are placed thin silicon oxide films 12A, 12B, 12a, 12b, which have been formed by heat oxidization. The 2nd poly-silicon layers 30A, 30B provided on films 12a and 12b are used only as the gate electrodes of the 1st and 2nd IGFET, and not used as a word line simultaneously. A digit line, to be connected to N+-type common source region 18 by means of contact CN1, is formed of the 3rd poly-silicon layer 32. A word line which crosses digit line 32 is formed of the 4th metal layers 36A and 36B.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(9) 日本国特許庁 (JP)

⑩公開特許公報(A)

昭55-99762

Mint. Cl.3					
H	01	L	27/06		
G	11	C	11/34		

識別記号 10.1. **广内整理番号** 6426-5F

昭和55年(1980)7月30日

H 01 L 29/78

7922-5B 6603-5F

発明の数 1 審査請求 未請求

(全 4 頁)

匈半導体記憶装置

昭54--7126 @特

20出 @発明者

昭54(1979)1月26日 川本洋

小平市上水本町1450番地株式会

社日立製作所コンピユータ事業 本部デバイス開発センター内

人、株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

砂代 理 人 弁理士 薄田利幸

· 我朋の名称 半導体配性装置

1. 絶縁が一ト政電外効果トランジスタによって 传報事務用キャパショへの情報電荷の出し入れを 動物するようにした1トランジスタ形式のセル部 進せそなえ、となり合うセルのトランジスタの共 強ソース供域に参続したデジット 顔を各々のセル のトランジスタのゲート 化対応 して扱鋭 したワー ド級と住住征交するように配載して取る半導体配 住装世化かいて、前記キャパシタの表面電響と、 前配トランジスメのゲートと、前配デジット兼と せいずれるポリシリコンで形成すると共に、前配 ワード線を前記デジット線に上から宝なる金貨階 で形成したことを特徴とする単導体記憶装置。

処別の幹細な観測

との発明は、絶縁ゲート型電界燃米とランジス・ ♪(以下、IGPBTという)によって情報書機 用キャパショへの情報電荷の出し入れを制御する ようにした1トランジスタ形式のセル構造を有す

(1) .

る半導体配信装備に関する。

一般に、との部の半導体配像装置は、その1つ のメモリセルの特質回路を終1限化示してあるよ うに、情報伝递用のIGPBT4と、情報警検用 キャパシメじとからなるメモリセルをワード線 WL及びデジット兼DLの交叉点に対応して多数 トリクス状化配像することによって構成され、 第3回化示すようにワード練電圧∇_収をひ∨から 所定の高信圧化することによってキャパシメCの 情報電荷をIGFET以を介してデジット線DL に親出し、"O"情報に対応したデジット辞写圧 VDO 文は「1 当情報に対応したデジット無電圧 Vpiを得るようになっている。そして、とのよう な半導体配信装置は、第8箇及び集6回に示する うドセンスアンプ8AK袋続される一対のデジャ ト絵D Lに対して名ワード絵W Lがどのように交 叉するかとの観点から一交点方式のものと二交点 方式のものとに大別されるのが普通である。すた わち、一支点方式のものは第.8回に示すように1 つのセンスアンプラムに接続される一対のデジャ

ト録 D し に対して各ワード 競 W L が 1 回 しが交叉 しないものであり、二交点方式のものは 1 つのセ ンスアンプ 8 人に優観される一対のデジット 静 D しに対して各ワード 競 W L が 2 回交叉するもので ある。

上記のようなワード部ーデジット様交叉配置は、 当然にセル配置及び周辺回路配置に影響を及ぼす ものであり、一交点方式の装置は二交点方式のも のに比べてセル及び周辺阻路配置が複雑で、 の無機化に通さない欠点がある。とのため、最近 の装置は殆ど二交点方式のものになってかり、そ の代数的なセル構造はある面及び第6箇に例示されている。

第5回及び無6回は、従来の二交点方式の学事体配体装置のとなり合う一対のセルの構造を示するので、これらの図化かいて、10はP超シリコンからなる学事体部板、13は高根表面を選択酸化して形成したが10。からなる厚いフィールドオキサイド旗、13以フィールドオキサイド旗

(8)

及び無名のIGFとTのゲートないしワード値として作用するポリシリコン階16A、16日が形成されている。これらのポリシリコン暦16A。16日はCVD法等により任抵抗の無名層目記離として形成されるもので、第5回に示すようにポルリンリコン暦14の関刊部14Aを機切るように平国パメーンで、しかも国示しないらiOx などの層的絶数膜を介してポリシリコン暦14から絶縁された形で形成されている。

N⁺ 混食域18, 20 A, 20 B はポリンリコン版14, 16 A, 16 B を形成後、とれらモマスクとしたいわゆる自己整合方式の拡散及び/又はイオン打込等の処理で形成れたもので、N⁺ 型値域18 は無1及び第2のI G P E T 化共通のソース値域として、またN⁺ 型値域80 A, 20 B はモれぞれ無1及び第2のI G P E T のドレイン値域として作用するようになっている。

ポリンリコン度14,16A,16Bの上には、 8 i O,などの形別部接款38かCVD法等によ り形成されており、との絶景談38の上には、ワ 特期 昭55-99762(2)

その輪部を示するのである。アクティブ保証形成 用用口部18X内の高板扱面には影像化法により 形成された棒いシリコンオキサイド底18人。 18b、18a、18bが配置されている。シリコンオキサイド底18人。18bはそれぞれ第1 及び無多の情報書積用キャベシタの酵電線体として作用するものであり、シリコンオキサイド底 18a、18bはそれぞれ無1及び無名のIGP BTのゲート船線底として作用するものである。

シリコンオキサイド賞18、18A、18Bの上には第5回に示すように関孔和14Aを有する 第1番目配離としてのポリシリコン層14がCV D接などにより触収されている。このポリシリコン層14は、CVDの過程で又はその後にリンケコンが高機能にドープされることによって低低が化されているもので、シリコンオキサイド度18A、18B上に位置する部分がそれぞれ第1及び無3の情報審検用キャパショの表面電電として作用するようになっている。一方、シリコンオキサイド膜18a、18bの上にはそれぞれ第1

(4)

ード線用ポリシリコン角16A, 16Bとほぼ区 交するようにA4等からなるデジット線用金属層 84が形成されている。この金属層84は、第8 層目の配盤として蒸着伝等により形成されるもの で、その一部分CNは絶微異88に設けたコンタ タト孔を介して共通ソース側域18にオーミック 級触している。

(25)

(6)

1 PRIE

80~80 nsec の時間を扱する。そして、との ような時間連れの後、情報伝递用IGPBTが十 分等通してから"1"又は"0"に対応したデジ ット静電圧Vpi又はVpoが足常低に進する。一方、 ・センスアンプは増振指令信号が約10~80maec で足常値に進するため情递伝達用IGFETが十 分等差する以前に増幅制作を発始している。 しか し、上記のようにワード兼ないレデジット兼の電 圧立上りが違いのではいくちセンスアンプの動作 開始が速くても銃出速度は速くならないものであ

なか、ワード維抵抗を減らして動作速度を高め るためには、第8箇及び舞6箇に示した装置にか いて、サード蘇16A,16BモA8等の金属で 形成することも考えられるが、これではその形成 手訳として薫燈伝等を用いることになるため収益 部(例えばフィールドオキサイド第口部18%) で新藤が出じやすく、複像の信製性が低下する欠

従って、との発明の目的は、信頼性を低下させ

3

誰した3層目ポリシリコン脂80A。80Bをモ れぞれ第1及び第8の1GFBTのゲート電響と してのみ用いるようにし、ワード線に兼用しない ようにしたこと。 斜8にN+ 意共通ソース領域 18にコンタクト数CN1にて接続されるデジャ ト蘇を8層目のポリシリコン脂88で形成したと と、鳥8にデジット蘸88と漢文するワード蘸を -...4のような'も暦目の金属暦86A。86Bで形 成し、とれらの金馬服88A,86Bの各一部分 CNS。CNSをSiOg などからなる層的絶像 膜84の対応するコンメクト孔を介してゲート用 ポリシリコン暦80A,80Bにそれぞれオーミ ック接触させるようにしたことである。なか、上 配実施例にかいて、IGFETのゲートを1勝目 ポリシリコンで形成し、キャパシメの製造電極を 8胎目ポリシリコンで形成するようにしてもよい。 上記したとの発明の構成化よれば、金葉層 8 6 A, B 5 Bのシート級抗を10ンロ塩量に低下さ せうることからワード線の記録抵抗を大幅に扱ら し、高速動作を行なわせるととが可能化なる。と

韓顯 昭55—99762(3)

るととなく高速動作を可能化した改良された二交 点方式の半導体配性装置を提供するなどにある。、 との発明の一実施例による学等体配像装置は、 信報書機用サイベジタの表面準値を集る及目のポ リシリコンで、情報伝達用IGFBTのグートを 第3届日のポリシリコンで、デジット航を第8度 目のポリシリコンでそれぞれ形成すると共に、ワ 一ド蘇安第4層目の金属層で形成したことを特徴

とするものであり、以下、旅行四国について許汰

第8回及び無9回は、との発射の一矢施例によ る1トランジスタ型セル構造を有する二交点方式 の半導体配信装置を示するので、特に無 8 額はと なり合う土沙の平面配置を、無り型は無名数正一 正線に役り新聞をそれぞれ示している。 とれらの 型において、あち図及び部6図におけると同様な 部分には同様な符号を付してその許赦な説明を省 略する。無8四及び無9間に示した装載の特徴と するととろは、第1にゲート必須製としてのシリ コンオキサイド勝18a,18b上にそれぞれ配

(6)

の点、ポリシリコンのシート抵抗は100/口以 下に低下させるのが困難であり、との発明によれ ばワード線の配盤抵抗を従来の約1/10 程度に 低下させることができる。また、ワード誰の配敵 抵抗の低下は、雑音の影響で生ずる製動作を防止 し、動作の安定性を高める点でも有益である。さ らに、との発明の装置では、デジット線、I G P BTのゲート及びキャパシタの表面電響がいずれ もポリシリコンで構成され、比較的収益の少ない **最上階(第4階)のみが金属配兼となっているの** で、断線事故の発生を最少級にかさえるととがで き、高い信頼性を確保することができる。なか、 との発射の展置は二次点方式のものであるから、 一交点方式のものの欠点を伴わないことは明らか

図面の簡単な説明


毎1mは、1トランジスタ型メモリセルの等質 開節的、第8回は、第1回の回路の動作を批判す るためのメイムティート、第8回及び無も単はり 「」 添げ ード線及びデジット兼の配置を示す平面図、第 5


đΦ

図は、従来の1トランジスタ型セル構造の手導体配信装置の電社配置を示す上面図、第6回は、第 5回の装置の項ー刊線に行う新面図、第7回は、 第5回の装置の割作を設勢するためのダイスティート、第8回は、との発明の一実施例による1トランジスタ型セル構造の半導体記像装置の登場配置を示す上面図、第9回は、第8回の装置の基一互動に行う新面面である。

10…半導体基収、18、18A、18B、
18 m、18 b …シリコンオギサイド膜、14 m
キャパジタの映画電板としてのポリシリコン層、
16A、16B…ゲート・ワード蘇兼用ポリシリコン層、18…共通ソース飲材、80A、80B
…ドレイン飲材、83、84…種助鉛酸族、84
…デジット練用金属層、80A、80B…ゲート
用ポリシリコン層、88…デジット練用ポリシリコン層、86A、86B…ワード練用金属層。

代理人 弁理士 育田 和 幸





特許法第17条の2の規定による補正の掲載

昭和 51 年特許顯第 7116 号(特開 昭 55-99762 号, 昭和 55 年 7 月 10 日 発行 公開特許公報 55-998 号掲載)については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 7 (1)

Int.C1.	識別記号	庁内整理番号
HO1L 27/06 G11C 11/34 HO1L 29/78	101	6 8 5 5 - 5 P 8 5 2 2 - 5 B 8 4 2 2 - 5 P

爭 榝 裕 正 苍 (晚)

昭和 61年 1 月24日

特許庁長官政

事件の数示

昭和 54 年 特許順 第 7126 号

発明の名称

半導体記憶製證

方式 (1)

補正をする者

事件との関係 特許出願人

名 称 (510) 株式会社 日 立 製 作 所

代 璂 人

居 所 〒100 東京都千代田区丸の内一丁目5番1号

株式会社日立製作所内

電話 東京 212-1111 (大代表)

名 (6850) 弁理士 小 川 勝 !

61. 1. 24

.

1. 明細書の特許請求の範囲の記載を別紙のとおりに補正する。

別紙

特許助求の範囲

1. 絶縁ゲート型電界効果トランジスタによって 情報書種用キャパシタへの情報電荷の出し入れを 制御するようにしたメモリセルと、各メモリセル の絶滅ゲート型電界効果トランジスタのゲート間 を電気的に接続するための接続用配線とを償えて なる二交点方式の学導体配像装置であって、上配 ゲートの電極材料と上記接練用配線の材料とを異 ならせたことを特徴とする半導体配像装置。

代理人 弁理士 小川 原

